Study Note Part V – SCU
TC1728的SCU模块负责控制芯片的时钟系统，同时负责管理系统中断向量、看门狗、电源系统等。
一、时钟系统
时钟系统的控制寄存器主要包括CLC(Clock Control Registers)和FDR(Fractional Divider Registers)
CGU: Clock Generation Unit，包括一个PLL电路，可以放大外部输入频率，外部输入可以直接为晶振，也可以为单线的时钟频率。CGU接收来自外界的时钟fOSC或直接使用内部时钟fVCObase，输出fPLL。PLL有三种工作模式：
1. Normal Mode：fPLL=N/P/K2*fOSC
2. Prescaler Mode：
3. Freerunning Mode：
断电重启默认进入Freerunning Mode，但一般工作在Normal Mode。
输入时钟有一个看门狗，看门狗通过比较输入频率的一个分频与一个参考频率（2.5MHz）来判断输入时钟是否有问题。因此，需要将OSCVAL设置成一个合适的值，以使fOSCREF(=fOSC/(OSCVAL+1))尽量接近2.5MHz。（fOSCREF必须保证在2-3MHz之间）
CCU：Clock Control Unit，接收来自PLL的fPLL，输出四个时钟给系统各个部件（fMCDS,fFPI,fLMB,fREFCLK1）。
